随着终端产品如服务器和资料中心等在AI领域的训练与推论应用需求持续提升，带动HPC 芯片于2.5D / 3D IC 封装发展。
但是，目前的阶段封装架构和散热机制还不算理想，将成为后续提高芯片算力的重要改善指标。
以2.5D / 3D IC封装架构为例，存储器和处理器以丛集方式整合或上下3D 堆叠将有助提升运算效能；在散热机制部分，可导入高导热层于存储器HBM上端或液冷式方法，进而提高相关热能传递与芯片算力。
图片 存储器与处理器丛集上下堆叠或统整，提升整体运算效能
现行2.5D / 3D IC封装结构，确实延伸高阶SoC单芯片系统线宽所无法同时微缩如存储器、通讯射频与处理器芯片等制程窘境，并随着服务器和资料中心（Data Center）等终端应用于HPC芯片市场快速增长，带动AI领域训练（Training）与推论（Interference）等应用场景不断扩张，驱使如台积电、英特尔、三星与日月光等晶圆制造、IDM厂商和封测代工等大厂纷纷投身于相关封装技术开发。
现阶段由于本身封装架构的存储器HBM（High Bandwidth Memory）、I/O接脚和处理器芯片等整合情形尚未取得最佳化，因此封装架构的重新设计，即为2.5D / 3D IC先进封装下一步提升关键指标。
依据2.5D / 3D IC封装架构改善方向，大致可由成本与效能改善情形区分为两大类型。
首先，将存储器与处理器形成丛集（Cluster）后且使用3D堆叠的解决方案，尝试解决处理器芯片（如CPU、GPU、ASIC与SoC等）各处分散且无法统合运算效能等问题。再进一步将存储器HBM一并丛集，并整合彼此资料储存与传输能力，最终将存储器与处理器丛集上下3D堆叠形成高效运算架构，以有效提升整体运算效能。整体而言，虽该方案所需开发成本相对较高，但整体改善效率却能有效大幅提升，因此相对适合IDM厂商和晶圆代工龙头台积电投入开发。
另一项改善发展方案，则为统整存储器与I/O接脚且形成多个处理器丛集，驱使处理器芯片算力达到高峰。如同前述HPC芯片于运行过程中，因处理器芯片无法有效整合全数算力，因而适时将处理器芯片形成丛集将可有效提高算力表现。
故第一步先将存储器HBM和I/O接脚同步整合于封装架构中央以解决线路四散问题；再者，将数个处理器芯片丛集并与HBM和I/O接脚对接，最终形成新型态封装架构。由于该方案需投入成本相较第一案低，然整体芯片效能却也稍不及，因此现阶段该设计理念相对合适如封测代工大厂如日月光和Amkor等选择。
图片 高导热层导入与液冷式设计，尝试解决2.5D / 3D IC封装散热
因HPC芯片于运算过程中，容易在存储器内部和中介层（Interposer）处产生大量热能，造成2.5D / 3D IC封装结构常有热能蓄积而使运用效能递减等情形发生，因此如何改善相关结构散热机制并提升芯片算力，亦将成为未来该封装架构主要探讨重点之一。
各厂商和学术单位提出的解决方案，大致可区分为两大类型，一为主要透过Si与C材料交互堆叠形成高导热层于存储器HBM上端，驱使热能快速传递并达到降温与提高运算效力功效；另一者则为利用抗腐蚀液体注入于处理器芯片和存储器中形成液冷式方案，试图将热能藉由液体输送方式提高导热性以增加散热速度和运算效能。
总结而言，关于2.5D / 3D IC封装散热机制，现阶段虽尚有许多改良方法可供参考，但目前主流发展方向大致仍以上述导入高导热层或液冷式方案最受瞩目。
来源：半导体产业纵横编译自technews
